Datainsamlingssystem för detektering av transient optisk strålningssignal
Enligt egenskaperna hos stark bakgrund och svagt mål vid detektering av transient optisk strålning, utformar detta papper ett datainsamlingsschema med FPGA som kärnan i kontroll och bearbetning. Schemat antar dubbla filterkanaler för bakgrund och signal, programstyrd förstärkning på två nivåer, vilket effektivt garanterar kvaliteten på signalinsamlingen; samtidigt använder den frekvensomvandlingslagring för målsignaler, vilket avsevärt minskar kraven på datalagring och överföring och säkerställer en mer konsekvent insamlingsprocess. mätnoggrannhet.
1 Systemsammansättning och arbetsprincip
Datainsamlingssystemet kan grovt delas in i tre delar: förbehandlingsmodulen, samplingslagringsmodulen och FPGA-kontrollmodulen. Förbehandlingsmodulen inkluderar fotoelektriska omvandlingsanordningar, aktiva filterbanker och programstyrda förstärkarkretsar. Blockschemat för hela systemet visas i figur 1. Den fotoelektriska omvandlingskretsen omvandlar den optiska signalen som kommer in i systemet till en strömsignal genom en detektor och omvandlar den sedan till en spänningssignal genom en transimpedansoperationsförstärkare. Systemet designar två filtreringskanaler: bakgrunden antar lågpassfiltrering och signalen antar högpassfiltrering. I initialtillståndet väljer den analoga omkopplaren bakgrundskanalen som standard, och den programmerbara förstärkaren är inställd på bakgrundsläget. Efter att bakgrundssignalen samplas av A/D, skickas den till FPGA för jämförelse av tröskelvärden. När en situation som är större än tröskelvärdet detekteras, växlar FPGA:n kanalen för den analoga omkopplaren, högpassfiltrets kanal väljs och den programstyrda förstärkarens driftsmod väljs som signalmod. Enligt egenskaperna hos signalen som är brant i början och långsam i slutet, realiserar FPGA insamling och lagring av data tätt och sedan sparsamt genom den samordnade kontrollen av A/D och FIFO.
2. Hårdvarudesign av datainsamlingssystem
2.1 Förbehandlingskrets för framsteg
I den fotoelektriska detekteringskretsen är fotodetektorn direkt relaterad till kvaliteten på systemets prestanda. För att minska påverkan av inducerad ström orsakad av elektromagnetisk strålning i omgivningen är enheten lämplig för keramiska förpackningar. Dessutom bör det ljuskänsliga området på detektorn inte vara för stort, annars kommer parametrar som mörkström, kopplingskapacitans och stigtid att öka, vilket kommer att påverka detekteringseffekten. I designen används kiselfotodioden S2387 från Japan Hamamatsu Company. Detektorn har egenskaperna hög känslighet, snabb tidsrespons och stort dynamiskt omfång. Kretsdesignen antar nollförspänningsläge, ingen mörkström, diodbruset är huvudsakligen det termiska bruset som genereras av shuntmotståndet, och det har den bästa precisionen och linjäriteten. Hög- och lågpassfiltret använder aktivt filter, som har snabb svarshastighet, bra effekt av att filtrera övertoner och dynamiskt kan kompensera reaktiv effekt. Den programstyrda förstärkaren är sammansatt av en integrerad operationsförstärkare och en analog switch. Den analoga omkopplaren styrs av FPGA, och olika motstånd är anslutna till operationsförstärkarens ingångsuttag för att justera förstärkningen.
2.2 Samplingslagringskrets
Eftersom målsignalens dynamiska omfång är mycket stort (ca 80 dB), är det nödvändigt att välja en ADC med ett brett dynamiskt omfång för att realisera inhämtningen av signalen. Att använda 14 b ADC för att sampla signalerna med ett dynamiskt område vars amplitud varierar upp till 4 storleksordningar kan uppfylla kraven på hög detektionskänslighet som krävs av systemet. Men eftersom alla A/D-konverteringsenheter har precisionsfel, kan användning av A/D-omvandlingskomponenter med hög precision som A/D-konverteringskomponenter med låg precision minska precisionsfel. Denna design använder 16 bAD976A från ADI Company. AD976A låg strömförbrukning 16 b successiv approximation A/D-omvandlare, omvandlingshastigheten är 200 KSPS, kan välja intern eller extern 2,5 V referensströmförsörjning. AD976 tillåter 16 b att mata ut parallellt på en gång och kan mata ut i form av två 8 b. För att spara stift i designen används dubbla 8 b-utgångar.
För att säkerställa korrekt överföring av data mellan olika klockdomäner använder datacachen ett asynkront FIFO. Den asynkrona FIFO har egenskaperna hög hastighet och god tillförlitlighet, och kan undvika felsampling av data på grund av fasskillnader mellan olika klockor. IDT7204 som används i designen är ett 4 096 × 9 b CMOS minnescachechip med dubbla portar i IDT72XX-serien. De interna läs- och skrivpekarna läses och skrivs på basis av först in först-ut, och skrivklockan W och läsklockan R tillhandahålls externt; den fullständiga flaggan () och den tomma flaggan () styr dataspill och tom läsning, och skriver när simuleringsminnet är fullt. Det kan enkelt utöka orddjup och ordlängd.
